Verilog版

本書系統(tǒng)地介紹了EDA技術(shù)和Verilog HDL硬件描述語言，將Verilog HDL的基礎(chǔ)知識、編程技巧和實(shí)用方法與實(shí)際工程開發(fā)技術(shù)在Quartus II /Vivado上很好地結(jié)合起來，使讀者通過本書的學(xué)習(xí)能迅速了解并掌握EDA技術(shù)的基本理論和工程開發(fā)實(shí)用技術(shù)，為后續(xù)的深入學(xué)習(xí)和發(fā)展打下堅實(shí)的理論與實(shí)踐基礎(chǔ)。

作者依據(jù)高校課堂教學(xué)和實(shí)驗(yàn)操作的規(guī)律與要求，并以提高學(xué)生的實(shí)際工程設(shè)計能力和自主創(chuàng)新能力為目的，合理編排全書內(nèi)容。全書共分為6個部分：EDA技術(shù)的概述、Verilog HDL語法知識及其實(shí)用技術(shù)、(Quartus II/Vivado工具應(yīng)用）及IP核的詳細(xì)使用方法、有限狀態(tài)機(jī)設(shè)計技術(shù)、16/32位實(shí)用CPU設(shè)計技術(shù)、Verilog仿真與Test Bench編寫方法，除個別章節(jié)外，大多數(shù)章都安排了相應(yīng)的習(xí)題和大量針對性強(qiáng)的實(shí)驗(yàn)與設(shè)計項目。書中列舉的Verilog HDL示例都經(jīng)編譯通過或經(jīng)硬件測試通過。

本書主要面向高等院校本、�？频�EDA技術(shù)和Verilog HDL語言基礎(chǔ)課，推薦作為電子工程、通信、工業(yè)自動化、計算機(jī)應(yīng)用技術(shù)、電子對抗、儀器儀表、人工智能等學(xué)科專業(yè)和相關(guān)實(shí)驗(yàn)指導(dǎo)課的教材用書或主要參考書，同時也可作為電子設(shè)計競賽、FPGA開發(fā)應(yīng)用的自學(xué)參考書。

     VHDL版

本書系統(tǒng)地介紹了EDA技術(shù)和VHDL硬件描述語言，將VHDL的基礎(chǔ)知識、編程技巧和實(shí)用方法與實(shí)際工程開發(fā)技術(shù)在Quartus II /Vivado上很好地結(jié)合起來，使讀者通過本書的學(xué)習(xí)能迅速了解并掌握EDA技術(shù)的基本理論和工程開發(fā)實(shí)用技術(shù)，為后續(xù)的深入學(xué)習(xí)和發(fā)展打下堅實(shí)的理論與實(shí)踐基礎(chǔ)。

依據(jù)高校課堂教學(xué)和實(shí)驗(yàn)操作的規(guī)律與要求，并以提高學(xué)生的實(shí)際工程設(shè)計能力和自主創(chuàng)新能力為目的，合理編排全書內(nèi)容。全書共分為7個部分：EDA技術(shù)的概述、VHDL語法知識及其實(shí)用技術(shù)、Quartus II/Vivado及IP核的詳細(xì)使用方法、有限狀態(tài)機(jī)設(shè)計技術(shù)、16/32位實(shí)用CPU設(shè)計技術(shù)及創(chuàng)新實(shí)踐項目、基于基于ModelSim的Test Bench仿真技術(shù)、基于MATLAB和DSP Builder平臺的EDA設(shè)計技術(shù)及大量實(shí)用系統(tǒng)設(shè)計示例。除個別章節(jié)外，大多數(shù)章都安排了相應(yīng)的習(xí)題和大量針對性強(qiáng)的實(shí)驗(yàn)與設(shè)計項目。書中列舉的VHDL示例都經(jīng)編譯通過或經(jīng)硬件測試通過。

本書主要面向高等院校本、�？频�EDA技術(shù)和VHDL語言基礎(chǔ)課，推薦作為電子工程、通信、工業(yè)自動化、計算機(jī)應(yīng)用技術(shù)、電子對抗、儀器儀表、人工智能等學(xué)科專業(yè)和相關(guān)實(shí)驗(yàn)指導(dǎo)課的教材用書或主要參考書，同時也可作為電子設(shè)計競賽、FPGA開發(fā)應(yīng)用的自學(xué)參考書。

可直接掃碼下載資料

可提供資料：

可掃碼申請樣書