章節(jié)后實驗可通過掃碼下載實驗源碼及實驗操作視頻
第1章概述 .pdf
第3章 應(yīng)用VerilogHDL設(shè)計數(shù)字系統(tǒng).pdf
第2章 原理圖輸入法邏輯電路設(shè)計技術(shù).pdf
第4章 Verilog HDL設(shè)計技術(shù)深入.pdf
第6章 實用狀態(tài)機設(shè)計技術(shù).pdf
第5章 宏功能模塊使用方法.pdf
